侵权投诉

控制电源启动及关断时序

2019-08-26 10:33 次阅读
微处理器、FPGADSP模数转换器 (ADC) 和片上系统 (SoC) 器件一般需要多个电压轨才能运行。为防止出现定、总线争用问题和高涌流,设计人员需要按特定顺序启动和关断这些电源轨。此过程称为电源时序控制或电源定序,目前有许多解决方案可以有效实现定序。 此外,为有效进行升压和关断而应运而生的各种电源定序器、监视器和监控器还采用了电压和电流水平监控技术来计算功率水平,目的是保护复杂的集成电路和子组件。 本文将详细介绍电源定序,探讨电源定序规范和技术,以及如何使用电源定序器来实现指定的电源轨定时及定序。 为什么要关注电源定序? FPGA 及类似的复杂集成电路 (IC) 可在内部分解成多个功率域。在启动或关断器件时,此类 IC 大多需要特定的顺序。例如,FPGA 通常需要分别为内核逻辑、I/O 和辅助电路上电。 其内核通常包括 FPGA 的处理器和基本逻辑单元。该功率域具有低电压、高电流功率规范特征。由于电压极低,因此其对精度要求极高,而由于数字负载的动态特性,瞬态性能必须非常出色。I/O 代表 FPGA 的各种输入和输出。电压要求取决于接口类型。一般来说,其电压电平需大于内核的电压电平。电流要求则取决于 I/O 的类型、数量和速度。 辅助电路包括 FPGA 中的噪声敏感型模拟电路,例如锁相环 (PLL) 和其他模拟电路元件。虽然电流要求相当低,但纹波电压是个大问题,必须最大程度地降低纹波电压。模拟部分的纹波可能会导致 PLL 出现过大抖动和相位噪声,还可能导致放大器出现杂散响应。 以错误顺序启动各功率域的电源可能会引起问题,并可能导致 FPGA 受损。需要考虑的是,I/O 部分基于三态总线收发数据,而内核负责处理 I/O 控制。如果 I/O 功率域在内核之前上电,则 I/O 引脚会以不确定状态结束。如果外部总线组件上电,则可能存在总线争用问题,导致 I/O 驱动器出现高电流。因此,内核应在 I/O 功率域之前启动。请务必查阅供应商的 FPGA 规范,了解推荐的电源启动和关断顺序以及电源轨之间的最大差分电压。 同样,功率运算放大器等器件拥有两个功率域:模拟域和数字域。数字域为放大器的诊断状态标记提供电源,识别过热和过流状态。此外,数字域还支持放大器的使能/关断功能。该器件规格要求,数字域应在模拟电源之前上电,以便这些状态标记在模拟域上电之前能够正常运行。这样做的目的是防止可能对器件造成损坏。 电源定序方法 通常有三种类型的多轨定序(图 1)。最常用的方法是顺序定序,这种方法是先接通一个电源轨,然后延时,然后再接通下一个电源轨。设置延时的目的是确保第一个电源轨在第二个电源轨启动之前达到稳压。 图 1:三种电源定序技术。不论采用哪种技术,电压均须以单调方式上升。否则,器件可能会因启动期间电压意外下降而无法正确初始化。(图片来源:Digi-Key Electronics) 第二种定序技术是比率定序。在该技术中,电源轨会同时启动并同时达到各自的额定电压。这就需要电源轨上升时间与电源轨电压成正比,才能同时实现稳压。 有些器件可能无法承受达到稳压之前发生的瞬时电压差。而这可能导致器件在此期间在一个电源上消耗更高的电流。 第三种方法是同时启动,这种方法可以最大限度地减少瞬时电压差,并且可以减少这些压力的规模和周期。实施这种方法的一种常见方式是同时上电,即:电压轨以相同速率一起上升,较高的电压轨(通常是 I/O 电压轨)在较低电压轨或内核电压轨达到其最终值后继续上升。 不论采用哪种技术,电压均须以单调方式上升。否则,器件可能会因启动期间电压意外下降而无法正确初始化。 另外,可以使用软启动来限制启动期间的涌流。这种做法可以限制启动期间的电流,从而允许启动时逐渐对电源轨电容进行充电。 电源关断顺序通常被指定成与启动顺序相反。 选择使用何种启动或关断技术应取决于器件的规格。 电源定序示例 同时启动相对容易设置。您需要将最高电压输出连接到较低电压稳压器的输入上(图 2)。 图 2:通过以菊花链方式连接稳压器可以实现 5 V 电源和 3.3 V 电源的同时启动。(图片来源:Digi-Key Electronics) 在本示例中,较高电压是 5 V 电源。这个 5 V 电压也馈入 3.3 V 稳压器。图中显示的是 5 V 和 3.3 V 电源同时上升且最小压差达到 3.3 V 电源稳压点时的电压输出。 该定序技术最好使用定序器集成电路(如 Texas Instruments 的 LM3880)来实现。LM3880 是一款简单的电源定序器,可通过稳压器或电源的使能输入来控制多个独立的稳压器或电源。 当 LM3880 启动时,三个输出标志将在各个延迟时间后依次释放,从而允许连接的电源进行启动。在关断期间,输出标志将遵循相反的顺序。下图是一个使用 LM3880 的设计实例,采用 Texas Instruments 的 WEBENCH Power Designer 软件设计而成(图 3)。这款免费软件工具不仅能帮助工程师设计与电源相关的电路,而且还能提供示意图、材料清单及模拟结果。该图显示了示意图、图表、使能以及三个标志输出。 LM3880 的延迟时间和次序是固定不变的,但可通过内置的 EPROM 在工厂进行定制。此外,Texas Instruments 还为 LM3881 定序器提供了电容器可编程延迟功能。 图 3:Texas Instruments 的 WEBENCH Power Designer 软件屏幕截图显示了 LM3880 设计示意图以及用于控制外部稳压器或电源的使能输入及输出标志图表。(图片来源:Digi-Key Electronics) Analog Devices 的 LTC2937 定序器/电压监控器是一款稍微复杂的电源控制器件。与 LM3880 一样,LTC2937 可以控制多达六个电源或稳压器的时序和时间延迟(图 4)。 图 4:LTC2937 最多可以控制六个电源时序,同时还可以监控电源轨电压。通过一根电线可以同步多个器件,最多可控制 300 个电源。(图片来源:Analog Devices) 除了最多可对六个电源轨进行定序外,这款定序器还可以监控这些电源轨上的电压,进而过压、欠压、压降及失控电源启动检测。如果发生故障,您可以对该器件进行编程以关断或重启电源。错误情况将会记录到内部的 EEPROM 中。LTC2937 可通过 I2C 或 SMBus 进行编程和控制。其编程可借助 Analog Devices 的 LTpowerPlay GUI 软件进行。EEPROM 支持自主运行且无需软件。若系统需要六个以上电源轨,只需将多个 LTC2937 链接在一起,即可控制多达 300 个电源。 对于复杂的多核处理器、FPGA 以及其他 SOC 器件,Texas Instruments 提供了 TPS650860 可配置多轨电源管理单元。这款单 IC、输入电压范围 5.6 V - 21 V 的电源管理单元包含三个降压控制器、三个降压转换器、一个灌入或拉出低压差 (LDO) 线性稳压器、三个低压输入 LDO、稳压器和三个负载开关(图 5)。 图 5:Texas Instruments 的 TPS650860 功能框图显示了 13 个时序完全受控的稳压输出。(图片来源:Texas Instruments) 该器件具有 13个稳压输出,可满足 FPGA 或其他负载器件的需求。 其降压转换器含内置功率级,而降压控制器则需要外部功率级。无论是转换器,还是控制器,均集成了电压感应输入来监控电源输出,从而实现定序控制。其负载开关含有压摆率控制,可以针对三种定序类型(顺序、比率或同时)的任意一种对与这些开关有关的电源轨进行编程。 TPS650860 经由 I2C 接口进行控制,因此可通过嵌入式控制器或相关 SoC 管理器实现简单的控制。这种电源管理 IC 具有领先的控制灵活性。 总结 有多种方法可以控制电源启动或关断的顺序,既有非常简单的方法,也有极其复杂的方法。这些方法在电源轨控制数量、精度、控制功能范围以及成本方面都不尽相同。
收藏 人收藏
分享:

评论

相关推荐

设计中有很多保持时序问题怎么解决

嗨,大家好, 由于时钟偏差,我的设计中有很多保持时序问题。 我已经确定我的设计中的时钟路径非常复杂。 生成的时钟数量在40...
发表于 05-19 07:39 29次 阅读
设计中有很多保持时序问题怎么解决

请问这个数字滤波器要怎么用

请问这数字滤波器要怎么用?这个时序怎么理解? ...
发表于 05-16 21:56 170次 阅读
请问这个数字滤波器要怎么用

求教FPGA时序约束问题与输入信号以及PLL输出Slack为负该如何解决?

Critical Warning: No exact pin location assignment(s) for 77 pins of 80 total pins        Info: ...
发表于 04-29 16:23 336次 阅读
求教FPGA时序约束问题与输入信号以及PLL输出Slack为负该如何解决?

怎么通过时序约束来改进UCF

大家好,我想通过添加时序约束(OFFSET IN& OFFSET OUT)来改进我的UCF。 实际上在我的TOP级模块中...
发表于 04-15 10:24 53次 阅读
怎么通过时序约束来改进UCF

时序分析中的错误时钟包装器

大家好,我需要你的帮助。 我使用acctuellement XSG来实现DS5203中的系统。 当我在执行以下错误消息之前运行Timing Ana...
发表于 04-08 09:13 54次 阅读
时序分析中的错误时钟包装器

MAX31851返回值一直是0

RT   返回值一直是0,是怎么回事?它的时序和18b20一样,但是就是不好使...
发表于 03-24 23:58 51次 阅读
MAX31851返回值一直是0

如何对我的设计做出准确的时间报告

是否有可能只测量我自己的设计,没有输入和输出延迟。 我的意思是我可以将延迟设置为0或 在没有端口的情况下实现我的设计? 换...
发表于 03-19 10:15 82次 阅读
如何对我的设计做出准确的时间报告

FPGA设计的十个常见概念你知道多少?

同步时序逻辑电路的特点:电路中所有的触发器都是与同一个时钟或者该时钟的衍生时钟驱动,而且当时钟脉冲到....
的头像 汽车玩家 发表于 01-30 17:24 912次 阅读
FPGA设计的十个常见概念你知道多少?

FPGA时序约束基本理论之时序路径和时序模型

典型的时序路径有4类,如下图所示,这4类路径可分为片间路径(标记①和标记③)和片内路径(标记②和标记....
的头像 汽车玩家 发表于 01-27 10:37 388次 阅读
FPGA时序约束基本理论之时序路径和时序模型

【发烧友研习社】史上最牛最全FPGA工程师的技能进阶必备资料(2200+份,共100G+)

本文由 发烧友研习社 服务号自主原创,版权所有侵权必究。 什么是FPGA? 也许您曾经有所耳闻,但您是否深入地去了解过...
发表于 12-26 12:02 1788次 阅读
【发烧友研习社】史上最牛最全FPGA工程师的技能进阶必备资料(2200+份,共100G+)

FPGA的内部结构与组成分析

FPGA利用小型查找表(16×1RAM)来实现组合逻辑,每个查找表连接到一个D触发器的输入端,触发器....
的头像 电子硬件DIY视频 发表于 12-26 07:10 454次 观看
FPGA的内部结构与组成分析

课程4:Verilog语法基础

Verilog HDL是一种硬件描述语言,用于从算法级、门级到开关级的多种抽象设计层次的数字系统建模....
的头像 电子硬件DIY视频 发表于 12-23 07:08 700次 观看
课程4:Verilog语法基础

时序约束的四大步骤的具体介绍

FPGA中的时序问题是一个比较重要的问题,时序违例,尤其喜欢在资源利用率较高、时钟频率较高或者是位宽....
的头像 电子硬件DIY视频 发表于 12-23 07:02 654次 观看
时序约束的四大步骤的具体介绍

时序约束的步骤分析

FPGA中的时序问题是一个比较重要的问题,时序违例,尤其喜欢在资源利用率较高、时钟频率较高或者是位宽....
的头像 电子硬件DIY视频 发表于 12-23 07:01 361次 观看
时序约束的步骤分析

八路时序输出闪光状态变化快慢的灯饰电路

如图所示的电路为一能根据音频信号的强弱控制八路时序输出闪光状态变化快慢的灯饰电路。
的头像 电子魔法师 发表于 12-22 10:15 1265次 阅读
八路时序输出闪光状态变化快慢的灯饰电路

电源时序器作用_购买电源时序器注意事项

电源时序器是用于控制用电设备的开启/关闭的时序器,是各类音响工程、电视广播系统、电脑网络系统及其它电....
的头像 电子魔法师 发表于 12-20 09:00 1893次 阅读
电源时序器作用_购买电源时序器注意事项

时序约束步骤:生成时钟约束

差分时钟是将数据从源传送到目的地有两种常用的电气方法。一种方法使用“单端”发信号概念,它在发射机和接....
的头像 电子硬件DIY视频 发表于 12-20 07:10 440次 观看
时序约束步骤:生成时钟约束

时序约束步骤:系统同步与源同步

针对普通时钟系统存在着限制时钟频率的弊端,人们设计了一种新的时序系统,称之为源同步时序系统。它最大的....
的头像 电子硬件DIY视频 发表于 12-20 07:09 524次 观看
时序约束步骤:系统同步与源同步

时序约束:不需要检查的路径

时序表示动态规模或过程的时间演化。它们用于识别、建模和预测在离散时间间隔内采样的数据中的模式和行为。....
的头像 电子硬件DIY视频 发表于 12-20 07:08 308次 观看
时序约束:不需要检查的路径

时序约束:输入演示概念

约束有很多,并且总是有先后的,先约束哪些,再约束哪些,都有讲究。按工程需要,定义好步骤,这样就能一步....
的头像 电子硬件DIY视频 发表于 12-20 07:07 313次 观看
时序约束:输入演示概念

FPGA视频教程:时序分析基础

时序电路,是由最基本的逻辑门电路加上反馈逻辑回路(输出到输入)或器件组合而成的电路,与组合电路最本质....
的头像 电子硬件DIY视频 发表于 12-13 07:07 512次 观看
FPGA视频教程:时序分析基础

数字设计FPGA应用:时序逻辑电路FPGA的实现

本课程以目前流行的Xilinx 7系列FPGA的开发为主线,全面讲解FPGA的原理及电路设计、Ver....
的头像 电子硬件DIY视频 发表于 12-05 07:08 502次 观看
数字设计FPGA应用:时序逻辑电路FPGA的实现

数字设计FPGA应用:74x163回顾

本课程以目前流行的Xilinx 7系列FPGA的开发为主线,全面讲解FPGA的原理及电路设计、Ver....
的头像 电子硬件DIY视频 发表于 12-05 07:07 645次 观看
数字设计FPGA应用:74x163回顾

数字设计FPGA应用:数据类型及变量、常量

本课程以目前流行的Xilinx 7系列FPGA的开发为主线,全面讲解FPGA的原理及电路设计、Ver....
的头像 电子硬件DIY视频 发表于 12-03 07:10 433次 观看
数字设计FPGA应用:数据类型及变量、常量

数字设计FPGA应用:阻塞与非阻塞

本课程以目前流行的Xilinx 7系列FPGA的开发为主线,全面讲解FPGA的原理及电路设计、Ver....
的头像 电子硬件DIY视频 发表于 12-03 07:06 325次 观看
数字设计FPGA应用:阻塞与非阻塞

数字设计FPGA应用:编译软件的安装与使用

本课程以目前流行的Xilinx 7系列FPGA的开发为主线,全面讲解FPGA的原理及电路设计、Ver....
的头像 电子硬件DIY视频 发表于 12-03 07:05 503次 观看
数字设计FPGA应用:编译软件的安装与使用

FPGA之FPGA时序原理

FPGA的工作频率由FPGA芯片以及设计决定,可以通过修改设计或者更换更快的芯片来达到某些苛刻的要求....
的头像 电子硬件DIY视频 发表于 12-02 07:07 421次 观看
FPGA之FPGA时序原理

时序逻辑:FPGA/ASIC电路结构

FPGA采用了逻辑单元阵列LCA(Logic Cell Array)这样一个概念,内部包括可配置逻辑....
的头像 电子硬件DIY视频 发表于 12-02 07:05 301次 观看
时序逻辑:FPGA/ASIC电路结构

电源时序器作用_电源时序器使用方法

电源时序器能够按照由前级设备到后级设备逐个顺序启动电源,关闭供电电源时则由后级到前级的顺序关闭各类用....
的头像 电子魔法师 发表于 11-27 10:41 3040次 阅读
电源时序器作用_电源时序器使用方法

静态时序分析:如何编写有效地时序约束(三)

静态时序分析中的“静态”一词,暗示了这种时序分析是一种与输入激励无关的方式进行的,并且其目的是通过遍....
的头像 电子硬件DIY视频 发表于 11-22 07:11 562次 观看
静态时序分析:如何编写有效地时序约束(三)

altera时序分析基础项目讲解

时序分析的主要对象是:在REG2中,时钟信号CLK经过路径③的有效沿,与从REG1寄存器输出的数据经....
的头像 电子硬件DIY视频 发表于 11-22 07:10 479次 观看
altera时序分析基础项目讲解

静态时序分析:如何编写有效地时序约束(二)

静态时序或称静态时序验证,是电子工程中,对数字电路的时序进行计算、预计的工作流程,该流程不需要通过输....
的头像 电子硬件DIY视频 发表于 11-22 07:09 462次 观看
静态时序分析:如何编写有效地时序约束(二)

altera时序约束与分析

  时序分析的主要对象是:在REG2中,时钟信号CLK经过路径③的有效沿,与从REG1寄存器输出的数....
的头像 电子硬件DIY视频 发表于 11-22 07:08 418次 观看
altera时序约束与分析

静态时序分析:如何编写有效地时序约束(一)

静态时序分析是一种验证方法,其基本前提是同步逻辑设计(异步逻辑设计需要制定时钟相对关系和最大路径延时....
的头像 电子硬件DIY视频 发表于 11-22 07:07 808次 观看
静态时序分析:如何编写有效地时序约束(一)

如何使用TimeQuest,操作步骤介绍

TimeQuest时序约束是作用在门级网表上的,因此在进行时序约束前应该首先编译一边工程,之后进行时....
的头像 电子硬件DIY视频 发表于 11-15 07:05 703次 观看
如何使用TimeQuest,操作步骤介绍

时序基础分析

时序分析是以分析时间序列的发展过程、方向和趋势,预测将来时域可能达到的目标的方法。此方法运用概率统计....
的头像 电子硬件DIY视频 发表于 11-15 07:02 616次 观看
时序基础分析

如何对电源进行时序控制和管理?

片上系统(SoC) IC的广泛使用,对电源进行时序控制和管理变得越来越重要,今天我们来谈一下这个问题?欢迎大家留言一起交流 ...
发表于 11-12 10:07 2775次 阅读
如何对电源进行时序控制和管理?

FPGA时序约束分析余量

FPGA在与外部器件打交道时,端口如果为输入则与input delay约束相关,如果最为输出则out....
发表于 11-10 10:06 516次 阅读
FPGA时序约束分析余量

FPGA程序时序错误对工程的影响

本课程前期是基础理论的讲解,后期是结合经验和项目实践提炼的主要内容,围绕抗干扰和工程实现进行原理阐述....
的头像 电子硬件DIY视频 发表于 11-08 07:02 397次 观看
FPGA程序时序错误对工程的影响

请问分布式RAM时序中蓝色十字架是什么意思?

我已经在这个链接中阅读了它 在那个文件中,我有一个关于分布式RAM时序的问题。 你可以看到Attchments。 在蓝线中,如果...
发表于 11-07 09:31 292次 阅读
请问分布式RAM时序中蓝色十字架是什么意思?

浅析静态功耗和静态时序分析

STA贯穿设计过程的各个阶段,从RTL逻辑综合到布局、时钟树综合、布线和反标,直到tape_out。....
发表于 11-02 10:59 353次 阅读
浅析静态功耗和静态时序分析

一文详解时序的基本概念

建立时间(Tsu)是指在时钟上升沿到来之前数据必须保持稳定的时间,保持时间(Th)是指在时钟上升沿到....
的头像 陈翠 发表于 10-13 16:52 1475次 阅读
一文详解时序的基本概念

采用MCU设计TWS耳机充电盒方案

本方案采用GD32E230系列MCU设计的无线充电控制板可用于TWS耳机盒子的充放电管理和系统控制,....
的头像 丫丫119 发表于 10-07 10:32 4326次 阅读
采用MCU设计TWS耳机充电盒方案

正点原子FPGA之SDRAM:SDRAM操作时序(2)

正点原子FPGA开发板配套视频
的头像 电子硬件DIY视频 发表于 09-05 06:09 745次 观看
正点原子FPGA之SDRAM:SDRAM操作时序(2)

51单片机总线时序的详细资料说明

计算机系统是以微处理器为核心的,各器件要与微处理器相连,且必须协调工作,所以在微处理机中引入了总线的....
发表于 08-19 17:31 91次 阅读
51单片机总线时序的详细资料说明

干货 | 正确的时序很关键,这个小众方案很可靠

许多模拟电路需要一种时钟信号,或者要求能在一定时间后执行某项任务。
的头像 贸泽电子设计圈 发表于 08-07 17:04 1489次 阅读
干货 | 正确的时序很关键,这个小众方案很可靠

浅析单片机通信时序

所谓“时序”从字面意义上来理解,一是“时间问题”,二是“顺序问题”。
的头像 玩转单片机 发表于 08-03 11:13 1750次 阅读
浅析单片机通信时序

利用静态时序分析工具解决带宽不足问题

为提高带宽,很多类型的 Memory 都采用了 Double Data Rate(DDR)inter....
的头像 集成电路应用杂志 发表于 08-03 10:36 1668次 阅读
利用静态时序分析工具解决带宽不足问题

Vivado 中时效的处理

UltraFAST设计方法培训将帮助您时序收敛阶段实现“Sign-off” 质量XDC约束。另外,还....
的头像 赛灵思 发表于 08-01 11:07 831次 阅读
Vivado 中时效的处理

51单片机的总线时序详细资料讲解

计算机系统是以微处理器为核心的,各器件要与微处理器相连,且必须协调工作,所以在微处理机中引入了总线的....
发表于 07-29 17:36 85次 阅读
51单片机的总线时序详细资料讲解

51单片机的指令时序详细资料说明

MCS-51单片机的指令时序时序是用定时单位来描述的,MCS-51的时序单位有四个,它们分别是节拍、....
发表于 07-19 17:38 100次 阅读
51单片机的指令时序详细资料说明

FPGA上电加载时序介绍

大多数FPGA芯片是基于 SRAM 的结构的, 而 SRAM 单元中的数据掉电就会丢失,因此系统上电....
的头像 电子发烧友网 发表于 07-01 17:16 5550次 阅读
FPGA上电加载时序介绍

总线的操作时序和操作方式详解

操作时序(timing):各信号有效的先后顺序及配合关系
的头像 FPGA之家 发表于 06-24 16:21 2330次 阅读
总线的操作时序和操作方式详解

详解SPI总线协议与时序图

SPI,是英语Serial Peripheral Interface的缩写,顾名思义就是串行外围设备....
发表于 06-16 10:42 2469次 阅读
详解SPI总线协议与时序图

使用PADS Constraint Manager确保设计的性能要求

使用 PADS Constraint Manager,确保您的设计符合并持续符合时序和性能要求。
的头像 EE techvideo 发表于 05-17 06:17 1095次 观看
使用PADS Constraint Manager确保设计的性能要求

设计PCB时需先进行沟通解决问题

PCB 设计是一项严肃的工作,要完成它并非易事。当出现串扰、高电流密度、跨越缝隙的走线、发热、时序要....
的头像 EE techvideo 发表于 05-13 06:30 1349次 观看
设计PCB时需先进行沟通解决问题

AXI总线协议的几种时序介绍

由于ZYNQ架构和常用接口IP核经常出现 AXI协议,赛灵思的协议手册讲解时序比较分散。所以笔者收藏....
发表于 05-12 09:10 2564次 阅读
AXI总线协议的几种时序介绍

如何快速读懂单片机时序图实例教材说明

对于芯片开发使用来说,时序图是较为核心也较为重要的一个知识点。在厂家给出的芯片数据手册中,时序图也是....
的头像 单片机精讲吴鉴鹰 发表于 05-03 09:01 1977次 阅读
如何快速读懂单片机时序图实例教材说明

产品性能可靠性评估的时序分析方法说明

针对航空航天产品高可靠性、长寿命的特点,通过综合时序模型对随机序列自拟合性强与短期预测精度高的优点,....
发表于 03-08 15:58 229次 阅读
产品性能可靠性评估的时序分析方法说明

时序分析基础

时钟的时序特性主要分为抖动(Jitter)、偏移(Skew)、占空比失真(Duty Cycle Di....
的头像 发烧友学院 发表于 03-08 14:59 1392次 阅读
时序分析基础